[전자계산기] 조합 논리 회로(Combinational Logic Circuit)

한국어

<h2 id="조합-논리-회로">조합 논리 회로</h2> <p>논리 게이트의 조합으로 만들어지는 회로로 현재의 입력에 의해서만 출력이 결정되는 회로를 의미</p> <h3 id="반가산기half-adder">반가산기(Half Adder)</h3> <p><a href="../../assets/images/electronic-calc/half-adder.png" title="https://www.researchgate.net/figure/Half-adder-circuit-diagram_fig1_272015389"><img src="../../assets/images/electronic-calc/half-adder.png" alt="" title="반가산기" class="align-center" /></a></p> <p>2개의 2진 입력 변수 A와 B를 더한 합 <strong>S</strong>(Sum)와 자리 올림 수 <strong>C</strong>(Carry)를 얻는 회로</p> <p>하나의 <strong>AND 게이트</strong>와 <strong>XOR</strong>(eXclusive OR) 게이트를 조합해서 구성</p> <table> <thead> <tr> <th>A</th> <th>B</th> <th>S</th> <th>C</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> <td>1</td> </tr> </tbody> </table> <blockquote> <p><strong>합(Sum)</strong> : S = <span style="text-decoration:overline">A</span>·B + A·<span style="text-decoration:overline">B</span> = A ⊕ B<br /> <strong>캐리(Carry)</strong> : C = A · B</p> </blockquote> <h3 id="반감산기half-subtracter">반감산기(Half Subtracter)</h3> <p><a href="../../assets/images/electronic-calc/half-subtracter.png" title="https://www.engineersgarage.com/vhdl/vhdl-tutorial-11-designing-half-and-full-subtractor-circuits/"><img src="../../assets/images/electronic-calc/half-subtracter.png" alt="" title="반감산기" class="align-center" /></a></p> <p>2개의 2진 입력 변수 X에서 Y를 뺀 차 D와 빌려온 수(자리 내림 수) B를 얻는 회로</p> <p>하나의 <strong>NOT 게이트</strong> 및 <strong>AND 게이트</strong>와 <strong>XOR 게이트</strong>를 조합해서 구성</p> <table> <thead> <tr> <th>X</th> <th>Y</th> <th>D</th> <th>B</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> <td>0</td> </tr> </tbody> </table> <blockquote> <p><strong>차(Difference)</strong> : D = X·<span style="text-decoration:overline">Y</span> + <span style="text-decoration:overline">X</span>·Y = X ⊕ Y<br /> <strong>빌려온 수(자리 내림, Borrow)</strong> : B = <span style="text-decoration:overline">X</span> · Y</p> </blockquote> <h3 id="전가산기full-adder">전가산기(Full Adder)</h3> <p><a href="../../assets/images/electronic-calc/full-adder.png" title="https://electronics.stackexchange.com/questions/492236/why-is-the-last-carry-blocks-gate-in-a-full-adder-an-or-gate-and-not-a-xor"><img src="../../assets/images/electronic-calc/full-adder.png" alt="" title="전가산기" class="align-center" /></a></p> <p>2진수 가산을 완전히 하기 위하여 아래 자리로부터 자리 올림된 수도 고려하여 3개의 2진수를 더할 수 있게 만든 회로</p> <p><strong>반가산기 2개</strong>와 <strong>OR 게이트 1개</strong>를 연결하여 구성</p> <table> <thead> <tr> <th>A</th> <th>B</th> <th>C</th> <th>S</th> <th>C₀</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>0</td> <td>1</td> <td>1</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>1</td> <td>1</td> <td>1</td> <td>1</td> </tr> </tbody> </table> <blockquote> <p><strong>합(Sum)</strong> : S = A⊕B⊕C<br /> <strong>캐리(Carry)</strong> : C₀ = (A⊕B)·C + A·B = A·B + B·C + A·C</p> </blockquote> <h3 id="전감산기full-subtracter">전감산기(Full Subtracter)</h3> <p><a href="../../assets/images/electronic-calc/full-subtractor.png"><img src="../../assets/images/electronic-calc/full-subtractor.png" alt="" title="전감산기" class="align-center" /></a></p> <p>2진수 감산을 완전히 하기 위하여 아래 자리로부터 자리 내림수도 고려하여 3개의 2진수를 감산할 수 있게 만든 회로</p> <p><strong>반감산기 2개</strong>와 <strong>OR 게이트 1개</strong>를 연결하여 구성</p> <table> <thead> <tr> <th>X</th> <th>Y</th> <th>B</th> <th>D</th> <th>B₁</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>0</td> <td>1</td> <td>1</td> <td>1</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> <td>1</td> <td>1</td> <td>1</td> </tr> </tbody> </table> <blockquote> <p><strong>차(Difference)</strong> : D = X⊕Y⊕B<br /> <strong>빌려온 수(Borrow)</strong> : B₁ = <span style="text-decoration:overline">(X⊕Y)</span>·B + <span style="text-decoration:overline">X</span>·Y</p> </blockquote> <h3 id="병렬-가산기parallel-adder">병렬 가산기(Parallel Adder)</h3> <p>여러 비트를 가산하기 위한 회로</p> <p>반가산기 또는 전가산기를 여러 개 합쳐서 만들어진다</p> <ul> <li><strong>전가산기로 구성</strong>하여 N비트 병렬 가산기를 만들 경우<br /> <code class="language-plaintext highlighter-rouge">N</code>개의 전가산기 필요</li> <li><strong>반가산기로 구성</strong>하여 N비트 병렬 가산기를 만들 경우<br /> <code class="language-plaintext highlighter-rouge">(2N-1)</code>개의 반가산기와 <code class="language-plaintext highlighter-rouge">(N-1)</code>개의 <strong>OR 게이트</strong> 필요</li> </ul> <p><a href="../../assets/images/electronic-calc/parallel-adder.png"><img src="../../assets/images/electronic-calc/parallel-adder.png" alt="" title="4비트 병렬 가산기의 여러 가지 블록 다이어그램" class="align-center" /></a></p> <h3 id="디코더decoder">디코더(Decoder)</h3> <p><a href="../../assets/images/electronic-calc/decoder.png" title="https://www.tutorialspoint.com/computer_logical_organization/combinational_circuits.htm"><img src="../../assets/images/electronic-calc/decoder.png" alt="" title="디코더" class="align-center" /></a></p> <p>컴퓨터 내부에서 2진수로 코드화된 데이터를 해독하여 대응되는 한 개의 신호로 바꿔주기 때문에 <code class="language-plaintext highlighter-rouge">해독기</code>라고도 한다<br /> <strong>N개의 입력</strong>으로 <strong>최대 2^N개의 출력</strong>을 얻을 수 있다<br /> AND 게이트로 만들어진다</p> <table> <thead> <tr> <th>A</th> <th>B</th> <th>D₀</th> <th>D₁</th> <th>D₂</th> <th>D₃</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>1</td> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> <td>1</td> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>1</td> </tr> </tbody> </table> <h3 id="인코더encoder">인코더(Encoder)</h3> <p><a href="../../assets/images/electronic-calc/encoder.png" title="https://en.wikipedia.org/wiki/Encoder_(digital)"><img src="../../assets/images/electronic-calc/encoder.png" alt="" title="인코더" class="align-center" /></a></p> <p>입력 정보를 여러 자리의 2진수로 코드화하여 전달하는 회로<br /> 해독기와 정반대의 동작을 수행<br /> <strong>2^N개의 입력</strong>을 받아 <strong>N개를 출력</strong></p> <table> <thead> <tr> <th>입력</th> <th>D₀</th> <th>D₁</th> <th>D₂</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> <td>1</td> <td>1</td> </tr> <tr> <td>2</td> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>3</td> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>4</td> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>5</td> <td>1</td> <td>0</td> <td>0</td> </tr> <tr> <td>6</td> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>7</td> <td>1</td> <td>1</td> <td>1</td> </tr> </tbody> </table> <h3 id="멀티플렉서multiplexer">멀티플렉서(Multiplexer)</h3> <p><a href="../../assets/images/electronic-calc/multiplexer.png" title="https://www.tutorialspoint.com/digital_circuits/digital_circuits_multiplexers.htm"><img src="../../assets/images/electronic-calc/multiplexer.png" alt="" title="멀티플렉서" class="align-center" /></a></p> <p><strong>2^N개의 입력선</strong>에서 <strong>N개의 선택선</strong>을 가지고 <strong>하나의 출력</strong>을 얻도록 구성<br /> <strong>여러 개의 입력 회선</strong>이 들어가서 <strong>하나의 특정 회선을 선택</strong>하도록 하므로 <code class="language-plaintext highlighter-rouge">선택기</code>라고도 한다<br /> 공통적인 <strong>버스 라인을 구성</strong>하는데 많이 사용</p> <table> <thead> <tr> <th>S₀</th> <th>S₁</th> <th>Y_{선택 회선}</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>I₀</td> </tr> <tr> <td>0</td> <td>1</td> <td>I₁</td> </tr> <tr> <td>1</td> <td>0</td> <td>I₂</td> </tr> <tr> <td>1</td> <td>1</td> <td>I₃</td> </tr> </tbody> </table> <h3 id="디멀티플렉서demultiplexer">디멀티플렉서(Demultiplexer)</h3> <p><a href="../../assets/images/electronic-calc/demultiplexer.png" title="https://electricalfundablog.com/demultiplexer-demux/"><img src="../../assets/images/electronic-calc/demultiplexer.png" alt="" title="디멀티플렉서" class="align-center" /></a></p> <p><strong>하나의 입력 정보</strong>를 <strong>N개의 선택선</strong>을 가지고 2^N개의 출력을 얻도록 구성<br /> 중앙 처리 장치에서 어떤 내용을 특정 장치로 출력시킬 때 많이 사용</p> <table> <thead> <tr> <th>S₀</th> <th>S₁</th> <th>D₀</th> <th>D₁</th> <th>D₂</th> <th>D₃</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>I</td> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> <td>I</td> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>I</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>I</td> </tr> </tbody> </table> <h3 id="비교기comparator">비교기(Comparator)</h3> <p>논리적으로 두 수를 비교한다면 ‘같다’, ‘같지 않다’만 판별하면 되므로 두 수 A, B를 <strong>XNOR 게이트로 연결</strong>하여 1이 얻어지면 ‘같다’고 판별할 수 있다</p> <p>N비트 논리 비교기를 만들기 위해서는 XNOR 게이트 N개가 필요</p> <h3 id="3-상태-버퍼tri-state-buffer">3-상태 버퍼(Tri-State Buffer)</h3> <p>3가지 상태 중<br /> <code class="language-plaintext highlighter-rouge">1</code>의 상태는 전기적으로 <strong>하이 레벨(H)</strong><br /> <code class="language-plaintext highlighter-rouge">0</code>의 상태는 <strong>로우 레벨(L)</strong><br /> <code class="language-plaintext highlighter-rouge">또 다른 상태</code>는 <strong>고 임피던스</strong>(회로가 끊어진 상태) 상태를 의미한다.</p> <p>3-상태 버퍼 회로는 인에이블(1) 또는 디스에이블(0) 단자에 의하여 데이터의 <strong>전송 방향을 하드웨어적으로 제어</strong>하는 데 사용</p>

조합 논리 회로

논리 게이트의 조합으로 만들어지는 회로로 현재의 입력에 의해서만 출력이 결정되는 회로를 의미

반가산기(Half Adder)

2개의 2진 입력 변수 A와 B를 더한 합 S(Sum)와 자리 올림 수 C(Carry)를 얻는 회로

하나의 AND 게이트와 XOR(eXclusive OR) 게이트를 조합해서 구성

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

합(Sum) : S = A·B + A·B = A ⊕ B
캐리(Carry) : C = A · B

반감산기(Half Subtracter)

2개의 2진 입력 변수 X에서 Y를 뺀 차 D와 빌려온 수(자리 내림 수) B를 얻는 회로

하나의 NOT 게이트 및 AND 게이트와 XOR 게이트를 조합해서 구성

X	Y	D	B
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

차(Difference) : D = X·Y + X·Y = X ⊕ Y
빌려온 수(자리 내림, Borrow) : B = X · Y

전가산기(Full Adder)

2진수 가산을 완전히 하기 위하여 아래 자리로부터 자리 올림된 수도 고려하여 3개의 2진수를 더할 수 있게 만든 회로

반가산기 2개와 OR 게이트 1개를 연결하여 구성

A	B	C	S	C0
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

합(Sum) : S = A⊕B⊕C
캐리(Carry) : C₀ = (A⊕B)·C + A·B = A·B + B·C + A·C

전감산기(Full Subtracter)

2진수 감산을 완전히 하기 위하여 아래 자리로부터 자리 내림수도 고려하여 3개의 2진수를 감산할 수 있게 만든 회로

반감산기 2개와 OR 게이트 1개를 연결하여 구성

X	Y	B	D	B1
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

차(Difference) : D = X⊕Y⊕B
빌려온 수(Borrow) : B₁ = (X⊕Y)·B + X·Y

병렬 가산기(Parallel Adder)

여러 비트를 가산하기 위한 회로

반가산기 또는 전가산기를 여러 개 합쳐서 만들어진다

• 전가산기로 구성하여 N비트 병렬 가산기를 만들 경우
  N개의 전가산기 필요
• 반가산기로 구성하여 N비트 병렬 가산기를 만들 경우
  (2N-1)개의 반가산기와 (N-1)개의 OR 게이트 필요

디코더(Decoder)

컴퓨터 내부에서 2진수로 코드화된 데이터를 해독하여 대응되는 한 개의 신호로 바꿔주기 때문에 해독기라고도 한다
N개의 입력으로 최대 2^N개의 출력을 얻을 수 있다
AND 게이트로 만들어진다

A	B	D0	D1	D2	D3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

인코더(Encoder)

입력 정보를 여러 자리의 2진수로 코드화하여 전달하는 회로
해독기와 정반대의 동작을 수행
2^N개의 입력을 받아 N개를 출력

입력	D0	D1	D2
0	0	0	0
1	1	1	1
2	0	1	1
3	1	0	1
4	0	1	0
5	1	0	0
6	0	0	0
7	1	1	1

멀티플렉서(Multiplexer)

2^N개의 입력선에서 N개의 선택선을 가지고 하나의 출력을 얻도록 구성
여러 개의 입력 회선이 들어가서 하나의 특정 회선을 선택하도록 하므로 선택기라고도 한다
공통적인 버스 라인을 구성하는데 많이 사용

S0	S1	Y선택 회선
0	0	I0
0	1	I1
1	0	I2
1	1	I3

디멀티플렉서(Demultiplexer)

하나의 입력 정보를 N개의 선택선을 가지고 2^N개의 출력을 얻도록 구성
중앙 처리 장치에서 어떤 내용을 특정 장치로 출력시킬 때 많이 사용

S0	S1	D0	D1	D2	D3
0	0	I	0	0	0
0	1	0	I	0	0
1	0	0	0	I	0
1	1	0	0	0	I

비교기(Comparator)

논리적으로 두 수를 비교한다면 ‘같다’, ‘같지 않다’만 판별하면 되므로 두 수 A, B를 XNOR 게이트로 연결하여 1이 얻어지면 ‘같다’고 판별할 수 있다

N비트 논리 비교기를 만들기 위해서는 XNOR 게이트 N개가 필요

3-상태 버퍼(Tri-State Buffer)

3가지 상태 중
1의 상태는 전기적으로 하이 레벨(H)
0의 상태는 로우 레벨(L)
또 다른 상태는 고 임피던스(회로가 끊어진 상태) 상태를 의미한다.

3-상태 버퍼 회로는 인에이블(1) 또는 디스에이블(0) 단자에 의하여 데이터의 전송 방향을 하드웨어적으로 제어하는 데 사용